# BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出顧公表番号

特表平6-504139

第6部門第2区分

(43)公表日 平成6年(1994)5月12日

(51) Int.Cl.\*

識別記号 500

庁内整理番号

FΙ

G02F 1/136 H 0 5 B 33/12

9018-2K

8715-3K

審査請求 未請求 予備審査請求 有 (全 23 頁)

ツシユプールバード695

アメリカ合衆国マサチユセツツ州02780ト

ーントン・マイルズスタンデイツシユイン

**ダストリアルパーク・マイルズスタンデイ** 

アメリカ合衆国マサチユセツツ州02062ノ

アメリカ合衆国マサチユセツツ州02167チ

エスナツトヒル・ウエストロツクスパリイ

ーウツド・ビーチストリート25

(71)出願人 コピン・コーポレーション

(72)発明者 ザブラツキー, ボール・エム

(21)出願番号

特願平4-502883

(86) (22)出願日

平成3年(1991)12月31日 平成5年(1993)6月29日

(85)翻訳文提出日

PCT/US91/09770

(86)国際出願番号

WO92/12453

(87)国際公開番号

平成4年(1992)7月23日

(87)国際公開日 (31) 優先権主張番号 636,602

(32)優先日

1990年12月13日

(33)優先権主張国

(81)指定国

EP(AT, BE, CH, DE, DK. ES, FR, GB, GR, IT, LU, MC, N

米国(US) (72)発明者 フアン, ジョン・シー・シー

> パークウエイ881 (74)代理人 弁理士 小田島 平吉


L, SE), JP

最終頁に続く

(54) 【発明の名称】 表示パネル用の単結晶シリコン配列素子

# (57) 【要約】

ディスプレイパネルが、ディスプレイ作製のための基 板に転移される単結晶薄膜材料(15)を使用して形成 される。ピクセル配列(22)は、転移の前に、薄膜材 料において制御電子回路(18、20)を作製した光弁 又はスイッチを形成する。それから、結果の回路パネル (14)が、所望のディスプレイを設けるために、発光又 は液晶材料でディスプレイパネルに組み込まれる。



#### 納水の範囲

- 1. パネルディスプレイを作製する方法において、
- a) 支持基板において単結晶半導体材料を形成することと、
- b) 各ビクセルがトランジスタの一つによって作動可能である如く、回路パネルを形成するために、単結晶材料において又は上にトランジスタの配列とビクセル電話の配列を形成することと、
- c) 各ビクセルによって発生された電界又は信号が材料の光透過特性を 変更する如く、回路パネルに隣接して光透過性材料を位置付けることと を含む方法。
- 2. 段階 a) が、支持基板において非単結晶の半導体材料を形成する ことと、単結晶材料を形成するために非単結晶の半導体材料を結晶化す ることとを含む鎖次の範囲1に記載の方法。
- 3. 単結晶半導体材料が、本質的単結晶の半導体材料である論次の範囲2に記載の方法。
- 4. 段階 a) が、支持基板から光透過性基板に単結晶材料を転移する ことをさらに含む資本の範囲1に記載の方法。
- 5. 各トランジスタが駆動回路に電気的に連結される如く、単結晶半 塚体材料において又は上に駆動回路を形成することをさらに含む欝求の 短囲1に配載の方法。
- 6. 転移及階が、さらに、単結晶材料から基板を化学的にエッチング することを含む線水の範囲4に記載の方法。
- 7. 転移段階が、さらに、回路パネルを先透過性基板に貼合せること を含む鏡次の範囲4に記載の方法。
- 8. 光透過性材料が、液晶を具備する関求の範囲1に記載の方法。
- 17. 光透過性材料が、エレクトロルミネセント材料を具備する譲収の範囲 10に記載のパネルディスプレイ。
- 18、パネルディスプレイを作製する方法において、
- a)支持甚板上に単結晶半導体材料を形成することと、
- b) 各ピクセルが少なくとも一つのトランジスタによって作動可能である如く、ピクセルの回路パキルを形成するために、単結晶材料において 又は上にトランジスタの配列とピクセル電極の配列を形成することと、
- c) 各ピクセルにおいて発生された電界又は信号が材料により発光する 如く、各ピクセル内に発光性材料を位置付けることとを含む方法。
- 19. 段階 a)が、支持基板上に非単結晶の半導体材料を形成することと、

本質的単結晶材料を形成するために非単結晶の半導体材料を結晶化する こととを含む論次の範囲18に記載の方法。

- 20. 各トランジスタが駆動回路に電気的に連結される如く、本質的 単結晶材料において又は上に駆動回路を形成することをさらに含む調攻 の範囲18に配載の方法。
- 21. 各ピクセルにおいて発生された電界が、光透過性電便とピクセル電便の間にある如く、発光性材料上に光透過性電極配列を位置付けることをさらに含む領水の範囲18に配載の方法。
- 22. 段階 a) が、単結晶材料が支持基板から光透透性基板上に転移される転移段階をさらに含む請求の範囲18に記載の方法。
- 23. 転移段階が、単結晶材料から化学的にエッチングすることにより支持基礎を除去する段階を段階を含む緯攻の範囲22に記載の方法。
- 24.単結島材料が、光透過性基板の湾曲面に転移される請求の範囲

- 9. 光透通性材料が、エレクトロルミネセント材料である請求の範囲 1に記載の方法。
- 10. 支持基板と、

高板に固定され、トランジスタの配列とピクセル電便の配列を具備し、 各電極がトランジスタの一つに電気的に連結された回路パネルと、 各ピクセルによって発生され、材料に印加された電界又は信号が光透透 特性を変更する如く、回路パネルに隣接して位置付けられた光透透性材 は
と

ピクセルを作動させるために回路パネルに電気的に連結された駆動回路 とを具備するパネルディスプレイ。

- 11. 単時晶半導体材料が、シリコンを具備する請求の範囲12に記載のパネルディスプレイ。
- 12. 単钴島半導体材料が、本質的単钴島の半導体材料である額求の 範囲13に記載のパネルディスプレイ。
- 13. トランジスタ配列とピクセル配列が、単結晶半導体材料の環故 層において又は上に形成される請求の範囲10に記載のパネルディスプ レイ。
- 14. 回路パネルを光透過性高板に貼合せるための貼合せ材料をさらに具備する請求の範囲 10に記載のパネルディスプレイ。
- 15. 光透過性材料上に位置付けられた電極の光透過性配列をさらに 異個し、各光透過性電極が、トランジスタの一つに電気的に連結される 算水の範囲 10 に記載のパネルディスプレイ。
- 16. 光通過性材料が、液晶を具備する請求の範囲10に記載のパネルディスプレイ。

#### 22に記載の方法。

- 25. 転移政階が、さらに、回路基板を光透過性基板に貼合せること を含む鎮攻の範囲 2 2 に配載の方法。
- 26. 発光性材料が、エレクトロルミネセント材料を含む請求の範囲 18に記載の方法。
  - 27、支持基板と、

高低に固定され、トランジスタの配列とピクセル電低の配列を具備し、 各ピクセル電極が少なくとも一つのトランジスタに電気的に連結され、 各トランジスタが、単結晶半線体材料の譲渡において又は上に形成した ソース、ドレイン及びチャネル領域を含むピクセルの回路パネルと、 各ピタセル内のトランジスタによって発生された電界又は信号が材料に よる発光を生じさせる如く、各ピクセル内に位置付けられた発光性材料 と、

ピクセルを作動させるために回路パネルに電気的に連結された駆動回路 とを具備するパネルディスプレイ。

- 28. エレクトロルミネセント材料上に位置付けられた電径の光透透 性配列をさらに具備し、各光透透性電径が、トランジスタの一つに電気 的に連結される顔次の範囲27に記載のパネルディスプレイ。
- 29. 単結晶半導体材料が、シリコンを具備する請求の範囲 27 に記 載のパネルディスプレイ。
- 3 ()、単結晶半導体材料が、本質的単結晶半導体材料である請求の範囲。2 7に厚頼のパネルディスプレイ。
- 31. トランジスタが、約5000Hェなしに約10、000Hェの 助起周被数において動作することができる論求の範囲27に配載のパネ

ルディスプレイ。 32. 単結晶材料の海豚において形成した駆動回路 をさらに具備し、駆動回路が、関連トランジスタを作動させることによ り、各ピクセルを選択的に作動させることができる如くトランジスタに 電気的に連結され、各作動されたトランジスタに連結された関連ピタセ ル電便が、発光性材料に電界を生成させる請求の範囲27に記載のパネ ルディスプレイ。

33. 発光性材料が、エレクトロルミネセント材料を具備する請求の 範囲27に記載のパネルディスプレイ。

34. エレクトロルミネセント材料が、複数の領域を具備し、各領域 が、異なる色において発光する鏡求の範囲33に記載のパネルディスプ レイ。

35. 支持基板が、ガラス又はブラスチックの如く光透過性材料を具 便する際次の範囲37に記載のパネルディスプレイ。 明 細 書

表示パネル用の単結晶シリコン配列電子

#### 発明の骨条

高品質像を生成するために被晶又はエレクトロルミネセント材料を使用した平パネルディスプレイが、開発されている。これらのディスプレイは、熱極線管(CRT)技術に取って代わり、より高積細テレビジョン映像を投けると期待される。例えば、大形高品質液晶ディスプレイ(LCD)への最も有望な遠は、アクティブマトリックスアプローチであり、この場合機関トランジスタ(TFT)は、LCDビクセルと同じ場所に配置される。TFTを使用するアクティブマトリックスアプローチの主な利点は、ビクセル間のクロストークの除去と、TFT互換しCDで達せられる優れたグレースケールである。

LCDを使用する平パネルディスプレイは、一般に、5つの異なる間を含む。すなわち、白光額、ピクセルを形成するためにTFTを配列した回路パネルの一方の側に取り付けた第1個光フィルター、ピクセルに配置された少なくとも3つの原色を含むフィルター板、そして最後に、第2個光フィルターである。回路パネルとフィルター板の間の容器は、液晶材料で充填される。この材料は、回路パネルとフィルター板に取り付けた機塊の間に電界が印加される時、個光を回転させる。こうして、ディスプレイの特別なピクセルがオンにされる時、液晶材料は、第2個光フィルターを通過する如く材料を透過される個件を回転させる。

平パネルディスプレイに対して必要とされる大面積でのTFT形成へ の主なアプローチは、大面積光起電力象子に対して以前開発されたアモ

ルファスシリコンの使用に係わった。TFTTプローチは、実現可能であることがわかったが、アモルファスシリコンの使用は、パネル性能の機つかの見地を妥協する。例えば、アモルファスシリコンTFTは、アモルファス材料に固有な低電子移動度のために大面積ディスプレイに対して必要とされる周波数応答に欠ける。こうして、アモルファスシリコンの使用は、表示速度を制限し、そしてまた、ディスプレイを駆動するために必要とされた高速論理に不適切である。

アモルファスシリコンの限定性のために、他の代替的な材料としては、 多詰品シリコン又はレーザー再詰品シリコンが挙げられる。これらの材 料は、一般に硬く回路処理を低温に制限するガラス上に既存のシリコン を使用するために、限定される。

TFTを具備するアクチャプマトリックスはまた、エレクトロルミネセント(EL)ディスプレイにおいて有益である。TFTは、シリコンから形成される。しかし、LCDアクティブマトリックスにおいて多結晶シリコンとアモルファスシリコンの使用を限定する同一因子はまた、ELディスプレイにおいてこれらの形式のシリコンの使用を制限する。さらに、ELディスプレイは、高速と低い個れのみならず、エレクトロルミネセンスのために必要とされた電圧レベルをサポートすることができるTFTを必要とする。

こうして、所留の速度を有し、製造の容易さと低費用を設け、パネルディスプレイの各ピクセルにおいて高品質TFTを形成する方法の必要性が存在する。さらに、所留の速度を有し、製造の容易さと低費用を設けるとともに、発光のために必要な電圧において表示ピクセルを作動させる機構を設け、ELパネルディスプレイの各ピクセルにおいて富品質

TFTを形成する方法の必要性が存在する。

#### を蚊の気め

本段明は、トランジスタがディスプレイの各ビクセルを創動するため に作製され、本質的単結晶シリコンの課題を使用するパネルディスプレ イとディスプレイの作製方法に関する。好ましい実施機様に対して、選 環又はトランジスタアレイが、ガラス又は透明な有機課の如く光透過性 基板に転移される。この実施機様において、講職単結晶シリコンは、L C D の各ビクセルを作動させる講談トランジスタのビクセルマトリック スアレイを形成するために使用される。パネルディスプレイを駆動する ために非常に置するC M O S 回路は、トランジスタが形成されたと同一 両鍵材料に形成される。回路は、配練とワイヤポンディングの必要性な しに、課題金属化技術を使用して、マトリックスアレイに完全に相互連 結されることができる。

各トランジスタは、電界又は信号の印加により、隣接材料又は素子からの光の透過を制御するために役立つ。この印加の目的のために、認からの光が透過されるトランジスタと隣接材料又は素子は、光弁と呼ばれる。こうして、パネルディスプレイの各ピクセルは、独立制御光弁である。そのような光弁の例としては、LCD、あるいは光透過特性が電界又は信号により変更され、高密度ピクセルアレイを設けるように構成された故体又は固体状態材料がある。本素子と関連作割方法は、高精智カラー像を生成するための大形平パネルのすべての必要条件を満足する。トランジスタ又はスイッチは、ディスプレイを設けるために、エレクトロルミネセント表示要素(ELD)又は発光ダイオード(LED)と対にされる。

本発明の好ましい実施影様は、大面製半塚体膜を使用し、膜を処理基 板から分離し、膜をガラス又は他の適切な光透透性材料に取り付ける。 2ミクロン以下の厚さの単結晶シリコン膜は、エピタキシャル基級から 分離され、そして膜は、ガラスとセラミックスに取り付けられる。電界 効果トランジスタ("FET")の如く機能性P-n持合素子は、分離 初に少なくとも部分的に作製され、それからガラスに転移される。接着 剤、静電結合、ファンデルワールスカ又はポンディング用共晶合金を含 む各種のポンディング手順が、基級への取り付けのために使用される。 他の公知な方法も使用できる。

プロセスの好ましい実施整様は、制機基板において悪い本質的単結晶 Si裏を形成する段階と、ピクセル電極及び海豚エンハンスメント形ト ランジスタの配列と関連CMOS回路を開業上に作製する段階とを含む。 各トランジスタは、各ピクセルがトランジスタの一つによって独立立に作 動される如く、ピクセル電極の一つに電気的に連結される。CMOS回 路は、ピクセル作動と扱示結像を制御するために使用される。素子作製 は、海豚が、ソース、ドレイン、チャネル及びゲート保域の形成とピク セル電極との相互連結により制度基板にまだ付着されている間、開始さ れる。最終パネル基板への転移の前に、素子処理を実質的に完了するこ とにより、低級ガラス又はポリマーが使用できる。代替的に、素子作製 のすべて又は部分は、制整後、あるいはガラス又はプラスチック版への 処理膜の転移により行われる。転移後、カラーフィルターと被馬材料と の一体化により、LCDを使用する実施機様に対してパネルが完成され る。

**御線形成プロセスの好ましい方法は、本質的単結晶膜が翻離される施** 

ウェーハ又は甚板から除去され、そして回路パネルを形成するためにガラス又は他の適切な基板に取り付けられる。代替的に、最初に、回路を形成し、回路をガラスに結合し、それから、甚板から回路を分離することもできる。ピクセルは、平面形状を有する行と列において位置付けられる。作製段階の順呼は、これらの回路に対する高温処理が転移の前に行われるために、ガラス上の従来の高速CMOS(又は他の)処理の使用を許容する。

別の好ましい実施整様は、トランジスク要素の離散配剤の作製に係わり、離散要素の所望の間隔又はレジストレーションを設けるために収縮 又は能張する仲緒性基板に要素を転移することと、表示パネルに含む最終基板に要素を転移することを含む。

本発明のさらに別の好ましい実施意様は、単結品シリコン材料を使用して、エレクトロルミネセント(EL)パネルディスプレイとディスプレイの作型方法に関する。単結品シリコンは、小形(6インチェ6インチ以下)のアクティブマトリックスELディスプレイにおいて、一つ以上のビを達成するために呼ましい。ELディスプレイにおいて、一つ以上のビクセルが、行列相互連結により、各ビクセルに設けられなければならない交流(AC)によって付勢される。相互連結によるACの効率的な準確は、寄生容量によって制限される。しかし、アクティブマトリックスの使用は、相互連結容量の著しく縮小させ、ビクセル蛍光体においてより効率的なエレクトロルミネセンスを獲得し、このため、明度を高めるために、高周複数ACの使用を可能にする。本発明により、この利点を设けるTFTは、バルクSiウェーハ、あるいは単結品又は本質的単結品シリコンの薄膜の如く、単結品ウェーハにおいて形成される。これら

様性基板において形成される、シリコンオンインシュレータ(SOI) 技術を使用する。本出版のために、用語「本質的単結晶」とは、多数の 結晶が、膜を通って横に広がる平面において、少なくとも $0.1\,\mathrm{cm}^3$ 、 好ましくは、 $0.5\sim1.0\,\mathrm{cm}^3$ 以上の範囲における断面領域上に広 がっている裏を意味する。そのような展は、例えば、サファイア、 $\mathrm{Si}$  $\mathrm{O}_{\mathrm{tx}}$ 、 $\mathrm{Si}$   $\mathrm{O}_{\mathrm{tx}}$ 、 $\mathrm{O}_{\mathrm{tx}}$   $\mathrm{O}_{\mathrm{tx}}$  次素及び炭化けい紫堇板において公知の技術を使 用して形成される。

SOI技術は、一般に、結晶格子が下側高板のそれに一致しないシリコン層の形成に係わる。特別な行ましい実施的機は、制能層において高品質Siの両額を生産するために、分離シリコンエピタクシー (ISE)を使用する。このプロセスは、本質的単結晶シリコンを形成する材料を結晶化するために加熱された制度層において、アモルファス又は多枯品シリコンの加く非単結晶材料の地積を含む。制度層の使用は、回路への等なしに、エッチングされる活性層の下に飲化物を使用して、裏と回路の制度を可修にする。

好ましい実施節機において、エピタキシャル腺が形成された全基板は、 エッチパック手順によって除去される。

代替的に、化学的エピタキシャルリフトオフの方法、半導体材料をガラス又は他の基板に転移するプロセスは、所望の半導体材料の大面像シートに適用される。これら又は他の制能方法は、回路パネル作製用基板への転移のために成長蒸板から任意の薄膜単結晶材料を除去するために使用される。

本発明は、再結晶化シリコン酸におけるCMOS回路とピクセル電便 の形成を含み、再結晶化シリコン酸は、第2転移基板に固定され、開始

の高品質TFTは、ELバネルディスプレイにおいて使用され、高速と 低離れを設けるとともに、エレクトロルミネセンスのために必要とされ た高電圧レベルをサポートする。

現ELディスプレイは、現ビクセル蛍光体のための受動回路が、蛍光体材料の輝度崩壊時間に関して低いビクセル助起周波数(約100Hz)で一般に動作するために、低い明度出力を設ける。本発明のELディスプレイにおいて、TFTは、高キャリヤ移動度を特徴とするバルク又は辞誤単時晶又は本質的単結晶シリコンを使用して、アクティブマトリックスにおいて形成される。それ自体、TFTは、高切換え速度において助作する。こうして、ビクセルと同じ場所に位置した高速TFTを使用するアクティブマトリックス回路パネルは、蛍光体材料の輝度崩壊時間に関する高蛍光体励起周波数を设け、ディスプレイの明度を増大させる。本発明のELディスプレイは、1000~10、000Hzの蛍光体励起周波数を设けることができる。好ましくは、本発明のELディスプレイは、約5000Hzのサ光体励起周波数を设け、毎度を比例して増大させる。

好ましい実施競様において、単結晶シリコンの離層が、トランジスタの配列とピクセル電極の配列を具備し、各ピクセル電極が一つ以上のトランジスタによって作動可能な回路パネルを形成するために使用される。エレクトロルミネセント材料は、回路パネルに隣接して位置付けられ、EL要素の配列を形成するためにパターン化される。ELディスプレイの実施競技に対して、各トランジスタ(又はトランジスタ回路)、開速ピクセル電極と関連EL材料要素は、ピクセルとして参照される。それ目体、ELディスプレイは、複数の独立制御可能なピクセルから成る。

各ピクセルに対して、隣接EL材料に電界又は個号を発生させることが できるトランジスタ(又はトランジスタ回路)は、Eし材料による発光 を制御するために役立つ。

ELパネルディスプレイを駆動するために通するCMOS駆動回路は、 高圧DMOSトランジスタとピクセル電標が形成されたと頭一単数異数 料において形成される。駆動回路は、配飾とワイヤボンディングの必要 なしに、御謀金属化技術を使用して、ピクセルのマトリックスへ完全に 相互連結されることができる。さらに、光透過性電極配列は、各ピッセ ルにおいて発生された電界が光透過性電極とピクセル電極の間にある如 く、エレクトロルミネセント材料上に位置付けられる。それ自体、EL パネルディスプレイの各ピクセルは、その発光特性が電界又は信号によっ て変更される独立制御発光体である。

本発明は、高精細カラー像を生産するための必要条件を進足するEL パネルディスプレイを作製するための素子と関連方法を含む。そのため に、エレクトロルミネセント材料は、複数の異なる光波長を生成するこ とができるピクセルを設けるために使用される。さらに具体的には、エ レクトロルミネセント材料は、複数のパターン化層を具備し、各層は、 電界を受けた時、他の層によって生成された液長に関して異なる特定の 波長の光を生成することができる。

Eしディスプレイ形成プロセスの好ましい実施総様は、支持基板にお いて単結晶シリコンの薄膜を形成する段階と、シリコン膜においてピク セル電振、トランジスタと駆動回路の配列を形成する段階と、シリコン 誰に隣接した各ピクセル内にエレクトロルミネセント推進を影成する段 階とを含む。各トランジスタは、各ピクセルが駆動回路によって独立に

屠を形成し、屠を再結晶させ、実質的に単結晶シリコンのウェーハを形 成するために熱類で多結品層を走査することを含む、薄い本質的単結晶 Si膜を形成する段階を含むISEを使用する。ディスプレイ形成プロ セスは、さらに、シリコン膜において、ピクセル電極、トランジスタと 駆動回路の配列を形成する政階と、各ピクセル内にエレクトロルミネセ ント構造を形成する段階とを含む。各トランジスタは、各ピクセルが、 一つのトランジスタ回路によって独立に作動される如く、ピクセル電径 に電気的に連絡される。影動回路は、ピクセル作動を制御するために使 用され、そして結復が表示される。

構成の多様な新規な詳細と部品の組み合わせを含む、発明の上記と依 の特徴は、添付の図面を参照してさらに詳細に記載され、クレイムにお いて指摘される。特定のパネルディスプレイと発明を異現するパネルを 作製する際に使用される方法は、例示のみとして示され、発明を限定す るものでないことが理解される。この発明の主な物徴は、発明の範囲に 反することなく多様な実施競技において使用できる。

# **阪衙の簡単な説明**

第1A図は、発明による平パネルディスプレイの分解斜視図である。 第1B図は、発明の好ましい実施危種のための収動システムを示す回 路図である。

第2A~2L図は、平パネルディスプレイのための回路パネルの作製 を示す、好ましいプロセス流れ順序図である。

第3回は、ディスプレイパネルの好ましい実施施機の新面質である。 第4回は、再結晶化のために使用されるシステムの好ましい実施燃機 の斜視図である。

作動される如く、ピクセル電極に電気的に連結される。

E Lディスプレイのための単終品シリコン無形成プロセスの好きしい 方法は、基数上の絶縁性酸化物におけるシリコン層の形成に係わるSO Ⅰ技術を含む。SOI技術は、本発明のELディスプレイの高圧、高密 度回路をサポートするために好ましい。さらに具体的には、誰化層は、 DMOSトランジスタの加く。高圧素子に耐える緩治を可能にする。さ らに、SOI構造は、高解像度ディスプレイにつながる高密度ピクセル 回路を達成するためのチャネル分離を設ける。

他の好ましい方法は、単鈷品シリコン葉が、分離され、別の材料に参 着される支持基板において形成されるSOI技術に係わるELディスプ レイのための苗族形成処理に関する。一つの好ましいプロセスにおいて、 単結晶シリコンの裏は、基板において形成され、そしてアクティブマト リックス回路が、シリコン翼において形成される。次に、離は、その基 板から分離され、ピクセルの発光を改良するために、反射材料に転移さ れる。別の好ましい実施態様において、譲は、その蒸収から分離され、 光特性を改良するために、材料の湾曲表面に転移される。例えば、EL ディスプレイは、ヘルメット装着システムの湾曲まびさしに取り付けら れる。代替的に、ELディスプレイは、ヘッドアップディスプレイのた めの演曲風跡に取り付けられる。

別の好ましい実施意様において、単結品シリコンの裏は、基板におい て形成され、そして全ウェーハが、上層に取り付けられる。次に、全基 板は、エッチパック手順によって除去される。

ELディスプレイ形成プロセスの特別の好ましい方法は、絶縁性基板 の上に多結晶シリコンの層を形成し、多結晶シリコン上にキャッピング

第5人図は、結晶化材料において粒界を同調化するパターン化剝離層 の使用を示す。

第5B因は、粒界を周囲化するためのパターン化キャッピング層の使 用を示す。

第6A図は、発明によるガラスへの転移の前のMOSFETのドレイ ン電流と相互コンダクタンス特性を示す。

第6B団は、ガラスへの転移後の第6A図のMOSFETのドレイン 電液と相互コンダクタンス特性を示す。

第7A図は、2つの異なるドレイン電圧において対数スケールでプロッ トした。第6A関の電子のドレイン電流を示す。

第7B図は、2つの異なるドレイン電圧において対数スケールでプロッ トした、第6B図の素子のドレイン電流を示す。

第8A図は、ゲート電圧が0~5ポルトで変化する、第6A図の電子 のドレイン電流出力を示す。

第8日回は、ゲート電圧が0~5ポルトで変化する、第6日回の余子 のドレイン管療出力を示す。

第9A~9C図は、発明によるリフトオフプロセスを示す一連の新面 切である。

第10A図は、発明の別の客旅聴機による、リフトオフ処理中のウェ 一ハの部分斜視図である。

第10B図は、プロセスにおける段階後、リフトオフ構造の第10A 図の眼目-耳に拾って取った新面図である。

第10C間は、レジストシーションが維持される別の実施賠償におい て、リフトオフ処理中のウェーハの一部の部分科技図である。

第10D図と第10E図は、リフトオフプロセスにおけるさらに他の 段階後の第10C図の構造の新面を示す。

第11A~11E図は、発明によるリフトオフ手順のプロセスフロー における各段階中のウェーハの略図である。

第12A~12C図は、発明の別の好ましいリフトオフ手順の略断面 図である。

第13A~13C図は、発明による転移の好ましい方法を概略的に示す。

第14人図と第14日図は、発明によるさらに他の転移方法を転略的 に示す。 第15図は、発明による素子レジストレーションを監視制御 するための好ましいシステムを示す。

第16A図は、本発明によるエレクトロルミキセントパネルディスプ レイの分解斜接関である。

第168回は、エレクトロルミネセントカラー表示要素の斜視図である。

第16C図は、エレクトロルミネセントパネルディスプレイのための 駆動システムを示す回路図である。

第16 D図は、第16 C図のDMOSトランジスタの事価回路である。 第17 A~17 L図は、エレクトロルミネセントパネルディスプレイ の回路パネルの作製を示す好ましいプロセス流れ騒呼図である。

第18A~18D図は、エレクトロルミネセントカラーディスプレイ の作数を示す好ましいプロセス旅れ軽次度である。

第19A~19B図は、SOI構造の上層への転移及びポンディング と基板の除去を示す钎ましいプロセス焼れ順次図である。

他の好ましい実施想線は、各ビクセルに対して発光体を形成するために、 他の間体状態材料を使用する。その光透透特性が電界の印加により変更 されるエレクトロルミネセント膜、多孔性シリコン又は発光材料が、発 光体を形成するために使用される。従って、エレクトロルミネセント表 示要素(ELD)、多孔性シリコン表示要素又は発光ダイオードが、形 成され、ディスプレイを设けるために使用される。

パネルにおいてディスプレイを制動するために使用される駆動回路が、 第18回に示される。回路18は、入り信号を受信し、パス13を通し で信号をピクセルに送信する。回路20は、各ピクセルにおいてキャパ シタ26を充電する個々のトランジスタ23をオンにするために、パス 19を通して走査する。キャパシタ26は、配列の次の走査まで、ピク セル電径と液晶21において電荷を持続させる。発明の多様な実施競様 は、所望のディスプレイの形式により、各ピクセルでキャパシタを使用 する又はしない。

第2人~2L図は、回路パネル機成が形成された、シリコンオンインシュレータ(SOI)腹を形成するために、絶縁シリコンエピタキシー(ISE)プロセスの使用を示す。なお、任意の数の技術が、単結晶Siの際膜を设けるために使用される。第2人図に示されたものの如く、SIO構造は、蒸板30と、蒸板30において成長又は堆積された(例えば、SiO・等の)酸化物34を含む。シリコンの商單結晶層は、酸化物34上に形成される。酸化物(又は絶縁体)は、こうして、SI 表面層の下に埋め込まれる。ISE SOI構造の場合に、頂部層は、CMOS回路が作製される実質的に単結晶の再結晶化シリコンである。埋め込み絶縁体の使用は、従来のパルク(チョクラルスキー)材料におい

第20A~20B図は、GeS!合金が中間エッチストップ層として 使用される、代替的な転移プロセスを示す、許ましいプロセス焼れ顧序 図である。

### 好ましい実施態様の詳細な説明

発明の好をしい実施整様が、第1図におけるパネルディスプレイの斜 復図に示される。ディスプレイの基本構成要素は、白又は他の適切な色 である光瀬10、第1個光フィルター12、回路パネル14、フィルタ 一板16と第2個光フィルター17を合み、層構造において固定される。 被晶材料(不図示)は、回路パネル14とフィルター板16の間の容積 に置かれる。回路パネル14におけるピクセル22の配列は、各ピクセ ルか、ピクセルとカラーフィルター板16に固定した対向電極の間にあ る液晶材料において電界を発生させる如く、配列に隣接して位置付けら れた第1及び第2回路構成要素18、20を有する電動回路によって個 別に作動される。電界は、液晶材料を通過される個光の回転を生じさせ、 隣接カラーフィルター域16、成晶材料を通過される個光の回転を生じさせ、 開接カラーフィルターは、青24、緑25、赤27と白29の如 く4つのフィルター要素のグループに分類される。フィルター要素24、 25、27、29に関連したピクセル又は光弁は、そのピクセルグルー プに対する所図の色を设けるために最択的に作動される。

本発明は、ディスプレイパネルの各ピクセルを形成するために、透過 性又は発光性対料を使用する。そのために、钎ましい実施整様は、抑述 の成晶材料の如く任意の液体を使用し、各ピクセルに対して透過性光弁 を形成する。他の钎ましい実施整様は、各ピクセルに対して透過性光弁 を形成するために、強要性材料の如く固体状態材料を使用する。さらに、

て獲得されるよりも高速の素子を設ける。150万を超えるCMOSトランジスタを含む回路が、ISE材料において成功裏に作製された。

第28図に示された如く、顧38は、各ビクセルに対するトランジス タ領域37とビクセル電径領域39を規定するためにパターン化される。 酸化層40は、それから、各ビクセルの2つの領域37、39の間のチャ ネルを含むパターン化領域上に形成される。それから、固有結晶化材料 38が、ロチャネル素子を設けるためにホウ素又は他のp形ドーパント (又は代替的に、ロチャネル素子に対してn形ドーパント)を注入44 (第26関)される。

それから、多結晶シリコン層42が、ビクセル上に堆積され、そして 層42は、第2D図に示された如く、n形ドーパントを住人46され、 ゲートとして使用される層42の低抗率を低下させる。ポリシリコンは、 第2E図に示された如くゲート50を形成するためにパターン化され、 続いて、トランジスタのp・ソース及びドレイン領域を設けるためにホ ウ雲を大きく住入52される。第2F図に示された如く、酸化物54は、 トランジスタ上に形成され、そして閉口60、56、58が、それぞれ、 ソース66、ドレイン64とゲートに接触するように酸化物54を週し で形成される。アルミニウム、タングステン又は他の適切な全質のパタ 一ン化金属被膜70は、露出ピクセル電極62をソース60に連結し、 ゲートとドレインを他の回路パネル構成要素に連結するために使用され

第2の作製手順は、ガラスに貼り合わされた処理シリコンの構築(1 ~5ミクロン)を形成するために開発された基板制種プロセスの一つで ある。これらの頃は、転移の前に部分的又は完全に作製されたFETの

## 特表平6-504139 (ア)

如く、活性半導体素子を含む。転移のための複方向成長エピタキシャル 膜のへき間(CLEFT)アプローチを含む結晶化及び制難手順は、砂 風としてここに取り入れた、米国特許第4、727、047号において 十分に配載される。化学エピタキシャルリフトオフ(CEL)アプロー すは、米国特許第4、846、931号と第4、883、561号において十分に記載される。CLEFTとCELの阿技術は、基板の再使用 を許容し、基板が消費される他のアプローチと比較して費用を縮小させ る。SOIウェーハと輝度制能技術を組み合わせることにより、ガラス において要求高品質質及び回路を形成することができる。

前記は、CELプロセスが、制能層のHF(又は他のエッチング液) アンダーカットに対して必要とされた機方向距離によって制限されることを示す。CELを使用する大面機パネルへのかずは、完全大面機算よりもむしろ、パターン化素子及び/又は回路の制能である。というのは、回路又は素子は、エッチングを制能層に進せさせるために膜を通って垂直チャネルとして使用される未使用模域を有する。このアプローチは、第2H~2L図に示される。刺離高板から回路を除去するために、第1開ロ70(第2H図)が、ピクセル間にある層36の軽出機域において形成される。それから、層34の第2の大短分か、層36の一部が空洞72上に延びる如く、空洞72を形成するために除去される。

第2 I 図において、支持柱76は、空間72と関ロ70を構たすたが、 に形成され、層36の一部上に延びている。それから、関ロ又はヴァイ アホール74が、エッチング液が、層34(第2 J 図参照)を除去する ために、ホール74又は懐関ロ78を通して導入される如く、層36を 通して設けられる。残りの影響性層36と支持された同路は、支持は7 6により基板30に関して部位に保持される。 紫外線で硬化されるエポキシが、光透透性基板80を回路と服36に取り付けるために使用される。それから、基板80は、柱76の回りのエポキシ84の破域が、技余のエポキシ82が硬化される間米硬化のままである如く、パターン化される(第2K図参照)。基板30と柱76は、第2し図に示された構造を設けるために除去され、所望のディスプレイパネルを設けるために処理される。

UV硬化性接着剤(又はテープ)が、必要な場合に、回路を保護する ためにパターン化され、そしてHFが、残りの剝離層に適するために使 田立れる

なお、テーブが使用される場合に、テーブは、刺離後の回路への支持 を放ける。 順を含む大面積G s A s 煮子は、このようにして作製され、 そしてこれらは、一テーブにおいて金ウェーハから煮子を形成するため に剥離された。割離された回路は、液晶ディスプレイバネルのガラスと 地の要素に再装着される。透明接着剤が、装着の钎ましい方法である。

最終ディスプレイパネルを形成するために、第2L図に示された回路 パネルが、エッチングされ、所望のピクセル要素を腐出させる。絶縁及 び登合層、スペーサー、密封ボーダーと連結用貼合せパッドが、回路パ ネルに付加される。スクリーン印刷プロセスが、ボーダーを準備するた めに使用される。カラーフィルターと対向電便を含む板が、スペーサー の挿入後、密封ボーダーにより回路パネルに密封される。ディスプレイ は、ボーダーを貫通している一つ以上の小さな注入穴を介して、選択さ れた液晶材料で充填される。この注入穴は、それから、樹脂又はエポキ シで密封される。第1及び第2個光路又は層が、面側に貼合され、そし

てコネクタが付加される。最後に、白光源114又は他の適切な光源が、 個光器112に結合される。

結果の素子の断面図が、第3図に示され、この場合ピクセル電便102と104は、互いに横に難聞される。各ピクセル102、104は、トランジスタ106と、付随したカラーフィルター120、122を育する。場光要素112、118が、貼合せ要素又は接着耐108と、ガラス又はプラステックの如く光透過性蒸板110を含む構造の対向側において位置付けられる。層108は、2~10ミクロンの啄きを有する透明なエポキシ又は低温ガラスである。

CLEFTプロセスは、再使用可能なホモエビタキシャル基板から、 化学医者(CVD)によって成長された薄い単結晶膜の分離を許容する。 CELプロセスと異なり、CLEFTプロセスにおいては、回路又は業 子は、最初に、ガラスに貼合され、装着後、回路と基板の間で分離され

CLEFTによって基板から除去された鍵は、本質的に低欠陥密度の 単結晶であり、ほんの飲ミクロン学であり、結果的に、回路パネルは、 軽量であり、良好な透過特性を有する。本出難の目的のために、用語 「本質的単結晶」とは、多数の結晶が、少なくとも 0. 1 cm²、好ま しくは、0. 5~1. 0 cm²以上の範囲において腰の平面における断 面領域上に広がることを意味する。

米国特許第4、727、047号に示されたCLEFTプロセスは、 次の段階を含む。すなわち、制理層(虚容平面)上の所望の再展の成長、 全属化と他の被覆の形成、膜とガラスの如く第2基板(又は上層)の間 の貼合せの形成、及びへき瞬による虚路の組込み平面に沿った分離であ る。基板は、再使用のために利用できる。

CLEFTプロセスは、制限層の頂部において連続膜を形成するため に、横方向エピタキシャル成長を使用して、本質的単結晶材料のシート を形成するために使用される。シリコンに対して、横方向エピタクシー は、ISEプロセス又は他の再結晶化手順によって達成される。代替的 に、他の標準地積技術も、必要な輝度の本質的単結晶材料を形成するた めに使用できる。

利職層を形成する材料の必要な特性の一つは、層と半導体膜の間の検 着の欠如である。弱い平面は刺離層によって作成されるために、度は、 劣化なしに、蒸板からへき開される。剥離層は、 $Si_3N_a \& Si_0 a$ 多層腺を具備する。そのようなアプローチは、 $Si_0 a$  をCMO S 始態 の背面を不活性化するために使用する。( $Si_3N_a$ は、虚額平面を生成 するために溶解される層である。)CLEFTアプローチにおいて、回 路は、最初に、ガラス又は他の転移基板に貼合され、それから、分離され、UV 硬化テープを比較して単純な取り扱いをなる。

ISEプロセスにおいて、酸化療は、蒸販と、回路を含む頂部SI膜 に強力に付着される。この理由のために、結合の強度を化学的に縮小す ることが必要である。この技術は、剥離層において度関平面を形成する ために完全な分離なしに、エッチング液により優先的に溶解される刺離 層を含む。それから、裏は、ガラスが回路と電極に貼合された後、機械 的に分離される。

機械的分離は、次の如く連成される。 肌の上面は、透明なエポキシで ガラスの如く上層に貼合される。それから、腰とガラスは、へき開支待 物として役立つ約5mm厚のガラス板にファクスで貼合される。 金属く さびが、表面を分解させるために、2つのガラス板の間に挿入される。マスクは基板に対して低格着力を有するために、複は、基板からへき開されるが、ガラスに設着されている。それから、基板は、CLEFTプロセスの別のサイクルに対して使用され、そして業子処理が、腹の骨面において完了される。なお、電子が上層に付着されているために、骨面は、フォトリングラフィーを含む標準ウェーハ処理される。

方法は、さらに、SI基板の場合にシーディングにより、異質基板の 場合にシーディングなしの単結品腺の準備を含む。シーディングされた SI製の場合に、標準再結晶化プロセスが使用される。いずれにせよ、 底部酸化又は変化層が、製顔目的のために参奏化される。

第4図に腰略的に示された、再結晶化システムの一実施態様において、 高板温度は、下方加熱器130によって融点近くまで界温される。上方 ワイヤ又は黒剣条片加熱器132が、サンプル134の頂部を赴査し、 移動する融解ゾーン136により多結晶シリコンを再結晶又はさらに結 晶化させる。Siにおける標準プロセスにおいて、複方向エピタクシー は、下方酸化物を通して小閉口からシーディングされ、そして結果の単 結晶膜は、基板の配向を有する。キャッピング層138は、結晶化の軟 に、多結晶材料の上に地積される。

異質基板の使用は、シーディングを排除する。この場合、本質的単結 品Siは、位界エントレインメント技術により獲得される。位界エント レインメントは、再成長領域において熱成分における変質を導入するた めに、制態酸化物又はキャップ層のいずれかをパターン化することによ り使用される。温度フィールドにおける変質は、過解前面の位置を変化 させ、予測可能な位置に位昇を簡質化する。影難能化物142のパター ン化が、第5人図に示される。この実施整機において、基板140は、 制限酸化物142で完成された源150を育する。キャップ146と制 機種142の間に広がる結晶化材料144における粒界148の同様化 により、Si回路又は電極は、高品質の領域に位便する。全属化と他の 特徴は、等效器トに位置する。

図示された如く、好きしい技術は、必要な向関化構造により再使用可能な基板をパターン化することである。いったんこのようにパターン化されると、再使用可能な基板は、再パターン化を必要としない。そのようなスキームにおいて、同関化成は、気を完全に満たすために十分な序さの材料を設けられる。漢における材料は、例えば、プレーナー化Si $_1N_4$ を含み、一方、列階層は、Si $_0$ 1のさらに地積を含む。代替的に、滅は、Si $_0$ 1で完全に満たされる。それから、流は、剝離エッチングのためのチャネルとして機能する。

第2アプローチは、第5日図に示された如く、キャップ堆積の後に、キャップ用145をパターン化することを含む。キャップ145のパターン化リッジ147は、キャップ145と制着用141の間に広かる再結晶化材料において粒界148に置なる。第3アプローチは、多結晶シリコン陽をパターンするものである。 キャッピング層は、興賀基板で使用される。キャッピング層は、熱サイクルを通じて粘着性でなければならないが、電子処理のために除去可能でなければならない。キャップは、なめらかなSi基板に対して良好に作用するが、両面化のために必要なパターン化層は、新順を必要とする。

第6~8 図は、ガラス基板への転移の前後で、発明により作製された MOSFETの電気特性を示す。第6 A図は、直線領域におけるゲート

電圧Vcの関数として、ドンイン電流 Coと相互コンダクタンス Gu モグラフで描き、この場合ドレイン-ソース電圧は、ガラスへの転移の和のMOSFETは、250 mVである。MOSFETは、250 m/20 mの幅対長さ比率と、0.51m厚の再結晶化シリコン材料において890 Aのゲート酸化物厚を育する。第6日図は、ガラスへの転移の後、同一素子のドレイン電流 Coと相互コンダクタンス Gu を示す。

第7A図は、2つのドレインーソース電圧 Vos=50m VとVos=5 Vにおいて、対数スケールにおいてブロットした、第6A図の素子のドレイン電流をグラフで示す。

第7B図は、ドレインーソース電圧Vos=50mVとVos=5Vにおいて、対数スケールにおいてプロットした、第6B図の森子のドレイン電流をグラフで示す。

第8A図は、Vos=0、1、2、3、4と5ポルトのゲート電圧において、第6A図の素子のドレインーソース電圧の関致として、ドレイン電流1。モグラフで示す。

第8日図は、 $V_{\circ}$ =0、1、2、3、4と5ボルトのゲート電圧において、第6日図の煮子のドレインーソース電圧の関数として、ドレイン電流 $I_{\circ}$ をグラフで示す。

CELアプローチに対して、さらに他の実施整様は、ガラス板における剥離回路の再取付けを含む。出願の方法は、薄頼半導体と接着剤の間の一様な密着を保証するが、薄膜において他の欠陥を導入しない。

方法としては、分離される層の約面倒へのApiezon Wワックスの塗布が挙げられる。ワックスにおける応力は、湾曲を引上げ層に伝え、これにより、エッチング前面へのエッチング紋の接近を可能にする。

エッチング前面への接近は、はがされる全領域の外縁からのみ違成され ェ

しかし、2cmx2cmよりも大きな領域に対して、飲時間又は数日まで延長される長いリフトオフ時間のために、このプロセスは、大面酸リフトオフを含む応用に対して使用を限定される。海曲性は、エッチング約面へのエッチング液の接近を増大させるために必要とされる。しかし、リフトオフのために必要な海曲性は、低温ワックスによって生じ、その結果、高温処理は、このワックスが存在する間行われない。存在するサンブルは、しばしば、高板の再使用を許容しないサイズまでへき隔される。ワックス使布プロセスは、自動化され、この手順が紆ましい応用における高板の再使用を許容するためにパターン化可能である。このプロセスは、背面処理を必要としない個別の小領域に対してのみ使用される。

発明の別の実施想様は、標準リフトオフプロセスにおいて無ファクス に置き換わるために確々の影弦係数の薄又は厚膜材料の組み合わせの使 用に係わる。このプロセスは、第9A~9C図に示される。正しい温度 を使用することにより、リフトオフのために必要な補価性は、層におけ る差応力により過せられる。単一層は、はかされる材料に関して正しい 影響係数を有するならば使用される。この方法は、リフトオフ温度にお いて正しい湾曲性を伝え、変温において平均であり、そしてまた、背面 処理中膜を支持する支持層を可能にする。

発明のこの実施節様は、第9人〜9 C図の標金200に関連して配載 される。エピタキシャル層又は支子が形成される週切な基板材料を含む 基板202が、投けられる。剥離層204は、基板202において、钎 ましくはCVDにより成長される。 改蔵シリコン制酸可能層に対して、SiO。層が、 前述の如く使用される。

半導体層構造206は、同様にCVD又は他の前述の方法により、利 離層204において形成される。構造206は、好ましくは、発明によるトランジスタの配列の作製のために配置した材料を具備する。

例えば、CVDを使用することにより、標金206は、非常に輝く、 すなわち、約5ミクロン未構、好ましくは、2ミクロン未構にされ、接 触層は、0.1ミクロン原よりも小さい。

必要なドーパントは、一般に、ソース、ドレイン及びチャネル領域を 規定するために、成長プロセスの後、鉱散又は住人により導入される。 次に、構造206は、従来の技術を使用して、前面又は頂面において処 理され、ゲートと各ピクセルが位置する金属接点と、必要に応じて、パ スパーとポンディングパッドを形成する。

第1のリフトオフ実施競技において、被覆208が、和面処理構造2 06において形成される(第9人図)。被度は、機4の熱態強係数の厚 又は薄膜材料の組み合わせから成る。例えば、被覆208は、変化物、 金属、バイメタル又はがラス吃力被覆を具備する。接触金属被覆(不図 示)はまた、接触層においてこの時に挫布される。

被理暦208と構造206は、従来のフォトリソグラフィーを使用してパターン化され、そして被理材料208と構造206は、適切な選択 性エッチング被によるエッチングにより、第9B図に示された如く、所 定の領域において剥離暦204まで除去される。上記の段階は、被覆2 08の被傾材料の間に大きな熱吃力が生成されない、十分に低い所定の 温度において行われる。次に、温度は、十分な温度まで昇温され、被便

して記載される。この場合第9図において対応する項目は、第10図と 同一参照書号を保持する。第10人図の部分創模断面図に示された如く、 番板202には、剥離層204を形成してあり、素子構造206によっ て従われ、すべては第9図に関連して記載された如くである。構造20 6へのボンディングパッドと金属接点(不図泉)の如く、すべての前面 処理が、完成される。

溶解又はエッチング可能でない状態から溶解又はエッチング可能な状態 (又は逆) に変換される材料は、前面処理構造206において形成される。例えば、UV硬化性エポキシ230は、機造206上に広げられる。このエポキシは、UV光への露出により溶解性でなくなるという特性を育する。

材料のUV光透過性マスク制配層232は、エポキシ230上に形成され、モレて関口236を育するパターン化不透明マスク234が層232上に応答される。

マスク234は、UV光を取射され、マスク関口236の下側のエポキンの領域を硬化させ、朱硬化状態よりも溶解性でなくする。剥離層232は除去され、そしてマスク234が除去される。次に、朱硬化エポキシは、剥離層204(第10B図参照)までの如く、溶剤によって除去される。

硬化エポキシ230は、制酸層204からの分類後、海膜構造206のための支持物として役立つために、構造上に残される。このように、エッチング前面は、制度領域204までチャネル240をカットすることにより、構造の全項面領域を小領域に分割することにより増大される。ウェーハサイズリフトオフのための第2方法は、引き上げられる全領

208において熱応力を生じさせる。この昇温において、構造は、刺蝗 エッチング液に毎量される(第90回参照)。

制理エッチング液は、交極的に、制體離204を十分にエッチングし、 被理208によって支持した分離素子構造206を除去させる。それか ら、これらの構造は、無応力が解放される低温にされ、個別素子を続く 裏面軌理に対して平坦にさせておく。

このプロセスは、個別チップを裏面処理に対して平坦にさせ、支持機 造が裏面処理温度に対して、不浸透性のガラスの如く材料から形成され ることにおいて、Gmitterf他の黒ワックスプロセスに対する大き な利点を珍ける。

2つの異なる手順が、ウェーハスケールリフトオフを達するために使用される。第1方法は、転移される膜が形成される金篋板のエッチングに係わる。これは、「エッチパック」手順と呼ばれる。

第2方法は、ウェーハ又はサンブルのみの縁から制能層にアクセスし、 一つの大きなシートとして材料を制能する。この第2方法は、同一ウェ ーハから引上げられた第子間にレジストレーションを必要としない場合 に対してである。登録が望まれないならば、自動化手版が、個別素子の 大領域又は材料の領域のリフトオフに対して使用される。前面処理が完 了した後、UV硬化エポキシが、所望のパターンで硬化され、不要な場 所を除去され、それから、剥離層までのエッチングのためのマスクとし で使用される。UV硬化エポキシは良され、分離後の引上げられた膜の ための支持物として作用する。分離素子は、エッチング版から回収され る必要があり、選択及び場所種別方法を使用して、別個に処理される。

これらの代替的なリフトオフプロセスは、第10A~10E図に関連

域を小原域に分割することにより、エッチング前面の量を増大させる。 チャネルが、引き上げられる材料の金領域にカットされ、これにより、 利離層を露出させる。これらのチャネルは、領域を完全に分離するか、 又はリフトオフ領域に部分的に切り込むスリットから成る。

第2方法は、互いに関して材料の小領域を登録し、同時に、露出された制機層への大きな接近をエッチング媒体に許容しようとする問題を扱う。これを行う能力により、溶液からの容易な回収、裏面におけるウェーハスケール処理、及びエッチング前面の小領域と最大躍出による短いリフトオフ時間が許容される。このアプローチの重要な特徴は、すべてのエッチング前面へのエッチング溶液アクセスを設けながら、全ウェーハ領域のレジストレーションを許容することである。

素子間のレジストレーションが、トランジスタの配列における如く必要とされる場合に、第10C~10E図の代替的実施競様のリフトオフ方法は、多数の利点を設ける。

第10 C図のこの代替的プロセスは、互いに関して小電子又は材料のピクセル領域を登録し、同時に、露出制能層へのエッチング條体アクセスを許容しようとする問題を解決する。これを行う能力により、溶液からの容易な回収、裏面におけるウェーハスケール処理、小領域と最大エッチング明面による短いリフトオフ時間が許容される。このアプローチはまた、すべてのエッチング前面へのエッチング溶液アクセスを設けながら、全ウェーハ領域を通じて素子のレジストレーションを可能にする。第10 C図を参照すると、ウェーハの矩形電分区分が示される。ウェーハは、剥離層 20 4 が C V D によって地管された半導体基度 20 2 から形成され、続いて前面処理トランジスタパネル 20 6 によって従われ、

すべては前述の如くである。

未硬化成体UVエポキシ250の如く、変形可能な材料が、構造20 6の頂面又は前面に広げられる。前実施施健からの逸散点は、プラスチッ クの如く週明材料製の多孔プレーナー格子252か、エポキシ250の 頂面に位置合せされる時、次の段階において発生する。孔256は、格 子252の平面に直角に平面を貫通している。

孔256を遭うように竪列された不透明円256を有するフォトマス クが、それから、格子252上に影響される(第100回)。(オプショ ンのUV透明マスク制離層(不図示)が、マスク除去を容易にするため にマスク258と格子252の間に形成しても良い。)UV光は、マス クに集束され、第10D間に示された如く、不透明円256の下を除い てすべての場所で下側エポキシ254を硬化させる。この場合エポキシ 250の硬化区分は地形区分で示され、未硬化区分はプランクで示され る。マスク258は除去される。未硬化エポキシ250は、適切な溶剤 によって隣口256から除去され、構造206は、隣口を通して到離層 204までエッチング鈴去される。それから、剝離層は、上で設けられ た如く、閉口256を使用してエッチング除去される。エッチング紋の アクセスは、こうして、ウェーハの多数の点において達成され、配列が 硬化エポキシ254によって格子252に付着される(第108図参照)。ご レジストレーションへの別のアプローチは、剥離層 2 0 4までエッチ ングすることにより電子材料において直接にチャネル260を形成し、 これにより、材料のみにチャネルを形成することである(第11A図)。 これらのチャネルはまた、第9間のUV硬化エポキシパターンニング方 法を使用し、制算層204までエッチングすることにより(第118図

に良好に作動する単純な方法は、フォトレジストマスキングによって材 料206において直接にチャネルを形成し、続いて、剝離層204まで エッチングすることである。これは、利難層の上の材料の高さに等しい 材料においてチャネル260を形成する。次に、エッチング液は、引き 上げられる層の表面に置かれ、あるいはウェーハが、エッチング液に浸 される。いずれにせよ、引き上げられる領域206の間のチャネル26 0は、エッチング液材料で充填される。これが行われた後、リフトオフ の後レジストレーションを保持する上側支持層は、詳細に記載された貼 合せ方法により構造206の前面に付着される。上側支持物は、材料2 06に固定され、一方、ウェーハは浸され、あるいはエッチング液は、 ウェーハの筋而を強い、チャネルを充填する。支持材料は、形成された チャネルをふさがず、これにより、エッチング液を押し出さないほど十 分に開性でなければならない。適切な支持材料は、ガラス、プラスチッ ク又は他の光透過性物質を具備する。これは、エッチング液アクセス穴 を必要としない団体支持媒体を許容し、こうして、プロセスを非常に単 終化する。

トラップされたエッチング液は、製體層204を十分に溶解させ、その結果、製価域206は、裏面が続く処理、すなわち、裏面媒体金属化とボンディングパッドの形成のために露出され、支持物によって支持かつ登録される間、除去される。 上記の支持材料のほかに、小形素子を取り扱うために変差において非常に公知なUV制度テープが、機つかの理由のために優れた支持選択であることがわかった。これらのテープは、弦いUV放射線に露出された時、接着力をほとんど失うという特性を有する。さらに、混気は、接着剤に影響を与えるものではなく、そして液

参照)、又は第11C図の平面図に示された如く、分離される領域 2 7 ①の図にチャネル260又はアクセス路を形成する他の方法を使用する ことにより、より高くされる。支持物280は、チャネル260上の材 料270に取り付けられ、それから、エッチング酸が、チャネルに沿って 次され、これにより、ウェーハの中心へのエッチング酸のアクセスを 与える(第11D~11E図)。高いチャネルは、高速制能を達するために毛細作用を加速するために役立つ。其空補助、超音波補助、等を含 む他の方法もまた、チャネル260でのエッチング酸の移動を加速する ために使用される。

岡一蔵に沿って、チャネル260は、下の制館層を露出させるために
素子材料において作られる。それから、多孔性材料が、スピン塗布され、
あるいはそうでなければ、前面に形成又は付着される。この材料は、U
V、無、又は体剤処理により硬化された時、開性又は半期性であり、こ
のため、蒸板からの分離後、引き上げられた膜を支持することができる。
材料は、エッチング液によって破壊的に作用されずに、エッチング液を
適過するために十分に多孔性である。このようにして、エッチング液は、
多孔性材料を通過し、質出点において制難層へのアクセスを与えられる。
別の実施塑像において、料離層エッチング液は、下側支持構造が構造
206に取り付けられる前に、剥離層と検胎される。このブロセスが作助するためには、チャネル260は、エッチング液がトラップされる、
引き上げられる材料の素子又は傾傾の間に形成されなければならない。
基本プロセスは、次の如くである。チャネル260は、基板202にお
いて制度層204を露出させるリフトオフ領域206の間に形成される。
ま常

体に浸されたとしても、食好に塗布される。これらのデーブは、単独で、 又は厚い支持物と組み合わせて使用される。この付加支持物は、耐久的 でないならばUV放射線に透過性の材料から形成され、そしてそれは、 使用されるエッチング液によって破壊的に作用されるべきでない。

UV制度接着剤は、テープ裏張り材料の代わりに、他の支持材料に直接に生布される。第12A~12C図に示された如く、両面UV制能テープ282と組み合わせた支持物280が、使用される。テープ282の一方の側が、支持物に接着される。それから、他方の側が、エッチング液が生布された後に、構造206の段面に接着される。それから、エッチング液は、素子206をアンダーカットすることを許容される。素子は、第12A図に示された如く、支持物280に制度テープによって付養される。リフトオフ時間は、エッチング液がウェーハ表面における多数の点から影離層へのアクセスを有するために、非常に短い。

このように、煮子は、柏互に関して登録され、そして裏面処理中支持 物280によって支持される。

テープの接着力は、支持物を通したUV照射によって制能され(第12B図又は第12C図)、モレてテープは、紫子を接着したまま、キャリヤ280から取り外される。いっそうのUV質出は、紫子を裏空棒によって除去させ、又はテーブから他のテーブ284又は基板288(第12B図又は第12C図)又は他の媒体に関するエポキシ286に直接に転移させるために十分な程度まで、テーブへの紫子の接着力を減少させる。0.5cm組の分離領域が、この非常曲方法によって引き上げられた。引き上げられ、同時に登録される金ウェーハサイズは、ウェーハサイズによっての分割限される。

示された如く、代替的実施或様は、UV硬化接着性チープとエポキンの使用に係わる。接着剤は、環膜トランジスタとCMOS回路要素をガラスに貼合せるために使用される。接着剤は、14°×14°以上の設に塗布される。塗布方法としては、スピンコーティング、運気被覆、スプレー、必要な一様性と光学品質を设けるための環準厚膜塗布プロセスが挙げられる。

別の好ましい実施想提は、回路パネルにおいて密接な問題でない位置 に密接な配置の素子を転移する方法を含む。第13A図、第13B図と 第13C図に示された技術は、素子が正しく位置付けられるまで、伸続 性チープ又は纒の引き伸ばし又は収縮を使用する。この技術はまた、前 述のリフトオフ手頭、及び機械的方法又は引き伸ばした機械的方法の組 み合わせを含む。南葉的に利用可能な素子は、裏の引き伸ばしを正確に 制御するために使用される。領域要素の過正なレジストレーションを設 けるために引き伸ばし及び転移中、素子の間隔を創定するために、多様 な方法が使用される。

構造300に関連して第13人間に示された如く、トランジスタ又は 耐限半球体領域の配列304が、伸縮性基板302に転移された。トランジスタ又は領域304は、上記の手順により、又は他の裏切な手順を 使用して、作製かつ転移された。基板302は、接着割を具備する。 第1実施機様において、構造は、第13B図に示された如く軸306 に沿って引き伸ばされ、これにより、軸306に沿った架子304間の 距離308を増大させ、別の方向において常子間の距離310を同一に しておく。それから、基板302は、第13C図に示された配列を生成 するために軸314に沿って引き伸ばされ、ここ場合業子304は、一

る信号を発生させるように位置付けられる。制御器358は、常子304の間の距離が正確に制定される如く、基板354に関するビーム352の移動を相関させる。制御器358は、常子の選択行又は列の間隔に調整が行われる如く、引き伸ばし機構360に電気的に連結される。

引き伸ばし機構360は、基板354が製着された現を通して押されるピストンから成る。 基板354に対して環を選したピストンの移動は、 数子304間の間隔を増大させるために正確に規定された方法で基板3 54を引き伸ばす。

代替的に、周囲に沿って高板を把持し、適切な方向に基板を正確に引 係る、第15回に示されたものと同様な引き伸ばし機構が明潔的に入手 可修である。

引き伸ばし後、登録された素子は、ガラス、ポリエステル又は光弁(L CD)作製用の他の適切な基板に転移される。代替的に、素子は、ディスプレイ作製用の発光素子に取り付けられる。

耐速の如く、他の好ましい実施態様は、エレクトロルミネセント譲、 発光ダイオード、多孔性シリコン又はディスプレイの各ピクセル製金を 形成するための発光材料の如く、発光性材料を使用する。そのために、 本発明の別の好ましい実施態様は、第16人図におけるエレクトロルミ ネセント (EL) パネルディスプレイの斜視図において示される。EL ディスプレイの基本構成要素は、アクティブマトリックス回路パネル4 14、底部絶縁体423、エレクトロルミネセント構造416、頂部絶 縁体417、及び光透過性電極419を含み、これらは、層化構造にお いて固定される。EL構造416は、2つのプレーナー絶縁層417と 423の間に位置付けられ、EL構造を表った直流を容量的に制限する 方の方向において間隔308を育し、選交する方向において間隔312 を有する。

別の裏施器様において、第13A図の構造300は、第13C図に示された配列を設けるために、方向306、314において同時に引き伸げまれる。

機能的技術は、第14A図と第14B図に示される。テープにおいて 素子320のリフトオフ配列で開始される。このテープ322は、触3 26に沿って左右に、触328に沿って上下に移動するフレーム324 に置かれる。たわみ性テープ334を有するドラム330は、その周囲 に置かれる。それから、器具340が、素子324に押し出され、素子 の第1行をドラムテープ334に押し出す。ドラムテープ334は、必要な角度において方向332において指揮付けられ、再び、器具340 は、関陽338の素子の第2行をテープ334に押し出す。これは、す べての行が転移されるまで続けられる。素子336の行を有する第1ド ラムテープ334は、フレーム324に据えられる。同一動作は、行を 新ドラムテープ339に転移することにより続けられる。

別の実施意様は、一方の方向においてテープを引き伸ばし、これを別のテープに転移させ、他方の方向にそのテープを引き伸ばし、そして素子を最終支持物に転移することである。この方法は、小形の個別素子に対して十分に適する。

転移又は最終基板において素子304回の距離を測定するためのシス テムが、第15回に製略的に示される。レーザー350は、基板354 の方向にビーム352を指向させ、源を走蓋する。センサー356は、 透過及び/又は反射光を検出し、ビームが素子304によって偏向され

ことにより、破壊的電気降伏を防止し、そしてまた、信頼性を高めるために役立つ。 絶縁体 4 1 7 と 4 2 3 は、高電気降伏を育し、その結果を し気光体層において熱電子を生成することを必要とされる高電界におい て育益である。ディスプレイの容量構造は、各絶機体に隣接して解膜電 係を生成することにより完成される。これらの電便の一方は、ピクセル 配列 4 2 2 内に形成され、そして他方の電極は、光をディスプレイから 出させる光透透性電極 4 1 9 である。

回路パネル414に形成されたピクセル422の配列は、駆動回路によって個別に作動される。回路は、各ピクセル422が、ピクセル電径と電医419の要素の間のエレクトロルミネセント構造416において電界を生ずる如く、配列に開接して位置付けられた第1及び第2回路構成要素418、420を育する。電界は、BL要素424を照明させる。エレクトロルミネセント構造416は、単色ELディスプレイを育する呼よしい実施整様に対して単一蛍光体層から形成される。別の呼ましい実施整様において、EL構造416は、カラーディスプレイを設けるために複数のパターン化蛍光体層から形成される。蛍光体層は、各カラーピクセルが、赤、線、及び青蛍光体要素を含む如くパターン化される。ELカラーディスプレイは、参照としてここに取り入れた、Barrow他への国際出級PCT/U88/01680において開示されたELディスプレイ形成プロセスに基づいて形成される。第168回を参照すると、各EL要素424は、赤476、482、練478と青480の如く単一カラー要素に分割される。

所与のEL要素424に対して単一カラー要素を照明するために、駆 助回路は、底部電腦462の一つと透明電腦419の間に電界を形成さ せる。選択された双明駅一カラー要素に対して、製光体の発光中心は、 電界が反知のしきい値を超過する時、熱電子の流れによって衝撃励起さ れる。それ自体、ピクセル422は、ピクセルグループに対して展明カ ラーを取けるために選択的に作動される。

アクティブマトリックスピクセル配列は、ピクセルの機能を制御する ために、ディスプレイにおける各ピクセルと同じ場所に位置するトラン ジスタ(TFT)を使用する。ELディスプレイに適用された時、アク ティブマトリックスアプローチは、回路パネルにおけるパワー消骸の確 小とAC共鳴ドライバーが動作する周波数の増大を含む大きな利点を設 ける。有益なELアクティブマトリックスの形成は、高電圧と高速度で 動作するTFTを必要とする。単結晶シリコンは、小形(6inx6i n以下)のアクティブマトリックスELマトリックスにおいて高解像度 を達成するために好ましい。

ELディスプレイにおいて、一つ以上のピクセルが、駆動回路に連結された行及び列相互連結により各ピクセルに設けられる交流 (AC)によって付勢される。相互連結による人Cの効率的な事悪は、寄生容量によって制限される。しかし、アクティブマトリックスの使用は、相互連結の容量の大きな確小を設け、ピクセル安光体におけるより効率的なエレクトロルミネセンスと高明度を獲得するために、高周数数人Cの使用を可能にする。本発明により、この利点を設けるTFTは、パルクSiフェーハ又は単結乱又は本質的単結乱シリコンの薄膜の如く、単結晶ウェーハにおいて形成される。これらの高品質TFTは、ELパネルディスプレイにおいて使用され、高速と低調れを設けるとともに、エレクトロルミネセンスのために必要な高圧レベルをサポートする。

ランジスタ X 1 におけるゲートが、ソース上のしまい電圧まで上昇されるならば、電流が、正A C 駆動パルス中、トランジスタ X 1 を通って流れる。分路ダイオードD 1 の存在は、ゲート電圧に拘わらず、逆方向に電波を流れさせ、その結果、高ゲート電圧により、電流は、正及び食産物中、トランジスタ X 1 を通って流れる。このため、EL房 4 2 9 は、励起されており、そしてゲートが高に保持される歴り、取明される。ゲートが低、すなわち、しまい電圧 V はりも低い電圧に保持されるならば、トランジスタ X 1 は、正威動パルス中郷通しない。こうして、EL房 4 2 9 は、一連の食パルスを受け、第 1 食パルス中パルス電位まで帯電し、ダイオードD 1 の整波作用により正パルス中放電を防止される。このため、単一短照明期間の後、EL房 4 2 9 は、全電圧と隔離キャパシタ 4 2 6 6 b と 4 2 6 c か一定にとどまるために、受動にとどまる。

第16 C図に戻ると、回路 4 2 5 の第 2 のユニークな特徴は、2 つの 記録のみで制御されることである。第 2 の特徴は、p チャネルM O S ト ランジスタ 4 2 1 a とダイオード 4 2 8 の使用を通して、本発明におい て達成されるものである。ダイオード 4 2 7 は、積方向又は豊直線造と して作製され、全面積又は複雑性をあまり付加しない。ダイオード 4 2 7 は、N M O S トランジスタ 4 2 1 a が対称素子であるために必要とさ れ、回路とディスプレイを不作動にする照明期間中、キャパンタ 4 2 6 a を放電させる。

回路 4 2 5 の性能を保証するために、回路分析が行われた。回路 4 2 5 は、まず、分析において低信号を選択線 4 1 3 (0 ボルト) に印加することによりキャパシタ 4 2 6 a を充電させ、それから、(この分析において)、5~2 ボルトの範囲において) 所望の電圧にデータ線 4 1 1

好きしい実施理様において、絶縁体(SOI)において形成した単結 基シリコンは、Eしディスプレイを駆動するために必要な高圧回路の形 成を呼寄する。さらに具体的には、ISEプロセス又は他のSOIプロ セスによって形成された寒襲単結基シリコンは、TFTのための高圧D MOS回路とともに、ドライバーと他の論理要素のための低電圧CMO S回路の作割を外交する。

EL単色ディスプレイを制御するためのDMOS/CMOS駆動回路 構成が、第16C~16D図に示される。各アクティブマトリックスE Lビクセル回路425は、それぞれ、CMOS及びDMOSトランジス タ(TFT)421a、421bを含む。キャパシタ426a、426 bと426cは、AC EL構造において遺常存在する寄生及び風止キャパシタを表現する。その複雑な外観に向わらず、各ビクセル回路425 は、最大1000脚/インチの配列密度でさえ、ビクセル領域の小部分 のみを実際に占有する。EL単色ディスプレイのための駆動回路は、簡 略化の目的のみのために示される。ELカラーディスプレイに対して、 各ビクセルの駆動回路は、赤、線又は青色要素を駆動するために選択的 に作動される3つのビクセル回路425を具備する。

第16C図を参照すると、ピクセル回路425の2つのユニークな見 始がある。第1は、駆動回路の出力におけるDMOSトランジスタ42 1bの使用により、ELディスプレイが428におけるAC駆動信号で 駆動されるものである。この特徴は、DMOSトランジスタモ考慮する ことにより駆められる。

第16D図を参照すると、DMOSトランジスタ421bの等価回路が、分路ダイオードD1を有するNMOS素子X1を含む。NMOSト

を上昇させることにより動作する。充電シーケンスの後、キャパシタ426 a は、データ及び退択線信号レベルの間の差にほぼ等しい電圧からダイオード427の顕電圧降下を差し引いた電圧まで充電される。出力トランジスタ421 b をオンにするために、選択瞭413 は、最初に、約1ポルトまで増大され、そしてデータ線411は、-2ポルト~0ポルトにランプされる。出力トランジスタ421 b は、キャパンタ426 b に充電された電圧に正比例する時間に対してオンのままである。このようにして、グレースケールが、回路425によって達成される。

好ましいELディスプレイ形成プロセスは、単結晶シリコン膜の形成、シリコン膜におけるアクティブマトリックス回路の作製、及び発光性要素を形成するためのEL材料の一体化を含む。そのために、第17A~17K図は、シリコンオン能像体(SOI)膜を形成するための分離シリコンエピタクシー(ISE)プロセスとともに、回路パネル回路を形成するためのISE膜における高圧DMOS素子と低圧CMOS素子を作製するためのプロセスを示す。なお、ISEプロセスが示されるが、任意の数の技術が、単結晶Siの海膜を取けるために使用される。

第17人図に示されたものの如く、SOI得産は、蒸板430と、蒸 板430上に成長又は堆積された(例えば、Si0。の如く)酸化物4 32を含む。多結島シリコン酸は、酸化物432において堆積され、そ してポリSI酸は、(例えば、Si0。の如く)キャッピング層436 でキャップされる。 構造は、耐点の近くまで加熱され、そして薄い可助 会片加熱器(第4図)が、ウェーハの頂面上を走査する。 加熱器は、酸 化層の間にトラップされたシリコン膜を溶解させ、再結晶させ、全領域 単結品シリコン版434を生ずる。 シリコン434の海埠時島層は、こうして、酸化物(又は絶縁体)がSi表面層の下に埋め込まれる如く、酸化物432上に形成される。[SE SOI構造の場合に、キャッピング層が除去された後、頂部層は、本質的単結晶の再結晶化シリコンであり、これからCMOS回路が作製される。埋め込み絶縁体の使用は、従来のバルク材料において獲得されたよりも高速の素子を設ける。150万を超えるCMOSトランジスタを含む回路が、[SE材料において成功事に作働された。

第17日図に示された如く、シリコン農434は、各ピクセルに対し て個別アイランド437、438を規定するようにパターン化される。 それから、酸化層435が、アイランド437と438の間のチャホル 448を含むパターン化領域上に形成される。ツインウェル拡散プロセ スが、p及びnウェルを形成するために使用される。nウェルを形成す るために、窒化ケイ素アイランド439が、pウェルであると特定され たアイランド438を分離するために形成される(第170回)。 殊り のアイランド437は、続いて、nウェル441を形成するためにn形 ドーパントを住入される。pウェルを形成するために、原酸化糖442 が、p形ドーパント443からアイランドを分離するためにnゥェルト に成長され、そして壁化ケイ素アイランドが、輸去される (第17D数) 。非分離アイランドが、pウェル444を形成するために、p形ドーパッ ント443を注入される。 ツインウェル形成に続いて、厚酸化膿が、 活性領域を形成するために、シリコンアイランド441と444の表面 上に成長される。さらに具体的には、酸化層448は、比較的均一な値 さまでエッチングされ、そして変化ケイ素アイランド447が堆積され る(第178図)。次に、原験化体が、原いLOCOSフィールド酸化

物領域451の間に活性領域450を形成するために、シリコンアイランド441と44の表面の回りに成長される(第17F図)。それから、ポリシリコンは、海圧DMOS素子のゲート453と低圧CMOS素子のゲート454を形成するために堆積され、パターン化される(第17G図)。なお、DMOS素子のゲート453は、フィールド酸化物領域451上の活性領域450から延びている。活性領域450上のゲート453の職は、pチャネル拡散のための拡散機として使用され、フィールド酸化物領域451上のゲートの部分は、nウェルドリフト領域において電界を制動するために使用される。

チャネル拡散に続いて、nチャネルとpチャネルソース456、45 9とドリフト領域457、460が、ヒ素とホウ素の注入を使用して形成される(第17日~17J図)。次に、ポロフォスフォロシリケートガラス(BPSG)フロー層458が、形成され、そして関ロが、DMOS素子のソース456、ドレイン457とゲート453とともに、CMOS素子のソース458とドレイン460に接触するように、BPSG層458を選して形成される(第17K図)。さらに、アルミニウム、タングステン又は他の適切な金属のパターン化金属被裏462が、素子を他の回路パネル構成要素に連結するために使用される。好ましいプロセスは、9つのマスクを具備し、高圧DMOS素子と低圧CMOS素子の作程を許容する。

DMOS電子の高圧特性は、標準の機つかの次元とともに、拡散された

たりチャネル及び

のチャネルドリフト領域のドーピング機関による。

要な物理的次元は、

のウェルドリフト領域の長さ、活性領域におけるポリンリコンゲートの縁と下側フィールド酸化物の線の間の関陽、及びフィ

ールド酸化物上のポリシリコンゲートとフィールド酸化物の縁の間の盤なり量である。DMOS素子における電液移動度はまた、これらのパラメータの機つかの限数であるとともに、素子の全サイズの限数である。 好ましい実施想様は高密度配列(IMピクセル/In\*)を含むために、 ピクセル面積と、このため、トランジスタサイズは、できる限り小さく 保持される。

第17L図を参照すると、回路パネルは、随意的に基板430から除去され、EL蛋光体を形成したガラス版431に転移される。除去プロセスは、前実施想様において記載された如く、CEL、CLEFT、又はパックエッチング及び/又はラッピングを具着する。

第18A~18D図は、エレクトロルミネセントカラーディスプレイの作型プロセスの詳細を示す。 約述の如く、この作型プロセスは、参照としてここに取り入れた、Barrows他への国際出題PCT/US8801680において開示されたELカラーディスプレイ形成プロセスに基づく。 ELディスプレイ形成プロセスは、単色又はカラーディスプレイであろうと、発光性確謀スタックの層の差次地積を具備する。 蛍光体層は、各カラーピクセルが、赤、緑、及び青蛍光体要素を含む如くパターン化される。 赤色は、赤成分のみを選択するために、質色 ZnS:S:Mn蛍光体層でも過することにより提得される。 緑及び青蛍光体要素は、所宜のスペクトル領域における発光のために、Mn以外の成分を有する。

ELディスプレイの第1層は、底部電便である。好ましいELディス プレイ形成プロセスにおいて、底部電便は、駆動回路においてトランジ スタのソース又はドレイン会演化を具備する。この電径は、ELパネル の発光効率を増大させるために、所図の被長の高反射のために最適化される。第18 A 図を参照すると、作製プロセスは、底部絶縁体423の境積で始まり、好ましくは、回路パネル414のアクティブマトリックスの全長面を覆う。第1カラー蛍光体層476は、アクティブマトリックス上に堆積され、パターン化される。第1エッチストップ層477が境積され、そして第2カラー蛍光体層478が、堆積され、ストップ層上にパターン化される(第188図)。第2エッチストップ層479が、堆積され、第3カラー蛍光体層480が、堆積され、第2ストップ層上にパターン化される。

第18 C図を参照すると、パターン化盤光体階416の配列は、頂部 絶縁体417で被覆される。2つの絶縁層417と423は、頂部電径 とアクティブマトリックス回路パネルの間の連絡点を育出させ、そして また、外部連絡が駆動論理に作られる領域から材料を除去するためにパ ターン化される。酸化インジウムすずの如く光透透性材料から形成した 頂部電極419が、地積され、頂部絶縁体417上にパターン化される (第18 D図)。頂部電極の堆積は、蛍光体416とアクティブマトリックス回路414の間の回路を完成するために役立つ。それから、赤フィ ルター482が、堆積され、赤ピクセル上にパターン化され、又は代替 的に、カバーが使用されるならば、シールカバー板に組み込まれる。赤 フィルター482は、所錠の赤色を生成するために出力されたスnS: Mn蛍光体(黄色)の所錠の赤部分を透透させる。

代替的に、EL薄膜スタックは、アクティブマトリックス回路パネル が、前途の転移プロセスによって転移されるガラス又は他の基板上に形 成される。さらに3(のオプションは、ヘルメット装着まぴさしの荷曲表

# 特表平6-504139 (14)

面の如く、別の材料への回路パネルとELスタックの両方の転移を具置する。

支持基板から異なる材料へのシリコンの薄膜を転移かつ接着させるための杆ましいプロセスは、第19A~19B図に示される。このプロセスは、薄膜シリコン(第17A~17L図)又は全ELディスプレイ(第18A~18D図)において形成した回路パネルを転移させ、かつガラスの如く異なる材料又は材料の消益表面に接着するために使用される。


第19 A 図を参照すると、関始構造は、酸化層 516 と単結晶シリコン514 の再展が、1SE又はCLEFTの如く前述の技術の任意を使用して形成されるシリコンウェーハ500である。ピクセル電極、TFT、ドライバーと始環回路の如く複数の回路511が、爆験シリコン514において形成される。それから、SOI処理ウェーハは、接着割520を使用して、ガラス又は他の透明能解体又は材料の減曲表面の如く上層512に接着される。


それから、ウェーハは、清浄され、そして自然酸化物が、裏面518からエッチングされる。ウェーハは、溶液(KOH又は等価液)に入れられる。エッチング液は、酸化物において非常に低いエッチング率を有し、その結果、基板がエッチングされ、埋め込み酸化物が露出される時代、エッチング率は低下する。KOHにおけるシリコンエッチング率対KOHにおける酸化物エッチング平の選択性は、非常に高い(200:1)。この選択性は、シリコンエッチングの一様性と組み合わされ、エッチャーがプロセスを収棄し、その上の輝いシリコン層514まで質過することなく、埋め込み酸化層516°において停止することを可能にする。

最大25ミル厚のウェーハと4000人の薄い酸化物が、このプロセス も使用して成功裏にエッチングされた。代替的なエッチング液は、異な るエッチング率裏択性を有するヒドラジンである。


がラス512に転移された時間514は、水洗いされ、乾燥される。 ・ 四路511内に设けられていないならば、裏面回路処理される。また、 ・ 所望ならば、既は、別の基度に転移され、そしてガラス上層がエッチングされ、様く回路処理のためにウェーハの前面へのアクセスを許容する。 第20A~20B図は、GeSiか中間エッチングストップ層として 使用される、代替的シリコン両裏転移プロセスを示す。第20A図を参 思すると、このプロセスにおいて、シリコンパッファー層526が、公 如のCVD又はMBE成長システムを使用して、単結晶シリコン基板5 28において形成され、続いて、薄いGeSi層524と薄い単結晶シリコン素子又は回路層532が形成される。 それから、層は、TFT 又はピクセル電板602の如く回路を形成するために耐強の方法で1C 処理される。次に、処理ウェーハは、エポキシ接着剤を使用して、ガラス又は他の支持物680上に取り付けられる。エポキシは、前処理によって形成された空げきを完成し、前面を上層680に接着させる。

次に、原シリコン基板528とシリコンパッファー526は、GeSi用524に影響しないKOHで、エッチングすることにより除去される(第20B図)。最後に、シリコン臓に影響しないGeSi用524が、選択的にエッチングされる。







# 特表平6-504139 (16)




Vds








# 特表平6-504139 (19)






















補正書の写し(翻訳文)提出書 (特許法第184条の8)

平成5年6月29日

特許庁長官 麻 生

1.特許出願の表示

PCT/US91/09770

2.発明の名称

表示パネル用の単結晶シリコン配列案子

3.特許出額人

住 所 アメリカ合衆国マサチユセンツ州02780トーントン・マイルズスタンデイツシュインダストリアルバーク・マイルズスタンデイツシュブールパード695

名 称 コピン・コーポレーション

4. 代理人 〒107

住 所 東京都港区赤板1丁目9番15号

日本自転車会館 (6078)弁理士 小田島平吉 3585-2256

5. 補正書の提出年月日

1992年12月24日

6. 添付書類の目録

(1) 補正書の写し(翻訳文)



第8A図は、ゲート電圧が0~5ポルトで変化する、第6A図の電子 のドレイン電流出力を示す。

第88図は、ゲート電圧がG~5ポルトで変化する、第68図の業子 のドレイン電流出力を示す。

第9A~9C図は、発明によるリフトオフプロセスを示す一連の断面

第10A図は、発明の別の実施感像による、リフトオフ処理中のウェ - ハの部分斜視図である。

第108回は、プロセスにおける政階後、リフトオフ構造の第10A 図の鏡ⅡーⅢに沿って取った断面図である。

第100回は、レジストレーションが維持される別の実施競技におい て、リフトオフ処理中のウェーハの一部の部分斜視図である。

第10D図と第10E図は、リフトオフプロセスにおけるさらに他の 段階後の第10C図の構造の断面を示す。

第11A~11E図は、発明によるリフトオフ手順のプロセスフロー における各段階中のウェーハの略図である。

第12A~12C図は、発明の別の好ましいリフトオフ手頭の略断面 愛である。

第13A~13C図は、発明による転替の好ましい方法を曖略的に示

第14A図と第14B図は、発明によるさらに他の転移方法を観略的 に示す。

#### 鮮水の転用

- 1. パネルディスプレイを作製する方法において、
- a) 支持基板上の絶線層において本質的単結晶半導体材料を形成することと。
- b) 表示ピクセルの回路パネルを形成するように、本質的単結晶材料に おいて又は上にトランジスタの固定配列を形成することと、
- c) 支持基板から第2基板に回路パネルを転移することと、
- d) 各ピクセルが少なくとも一つのトランジスタによって作動可能であ り、各ピクセル電極によって発生された電界又は個号が光透過性材料の
- 大学特性を変更する如く、回路パネルの表示ピクセルの固定配列において形成したピクセル電便に購換して光透過性材料を位置付けることとを含むことを特徴とする方法。
- 2. 股階 a) が、支持基板において非単結晶の半導体材料を形成する ことと、本質的単結晶材料を形成するために非単結晶の半導体材料を結 晶化することとを含む請求の範囲1に記載の方法。
- 3. 本質的単結晶半導体材料を形成する段階が、多数の結晶が、展を 通って彼に延びている平面において、少なくとも約0、5cm<sup>2</sup>の断面 彼に広がる膜を形成することを含む臍束の範囲1に記載の方法。
- 4. 第2基板が、光透過性基板である論求の範囲1に記載の方法。
- 5. 各トランジスタが駆動回路に電気的に連結される如く、本質的単 結晶半導体材料において又は上に駆動回路を形成することをさらに含む 請求の範囲 I に記載の方法。
- 6. 転移段階が、さらに、本質的単結晶材料から支持基板を化学的に エッチングすることを含む請求の範囲 4 に配載の方法。
- 15. 本質的単結晶半導体材料が、単結晶シリコンを具備する関次の 範囲13に記載のパネルディスプレイ。
- 16. 本質的単結晶半導体材料が、多数の結晶が、膜を通って機に延 びている平面において、少なくとも約0.5cm\*の断面後に広がる膜 である顔水の範囲13に記載のパネルディスプレイ。
- 17. 回路パネルを光透過性基板に固定するための貼合せ材料をきらに具備する請求の範囲 13 に配載のパネルディスプレイ。
- 18. 電便が、光透過性材料の層と位置合せされた電便の光透過性配 列を具備し、各光透過性電極が、トランジスタの一つに電気的に適助さ れる健康の範囲 13 に配数のパネルディスプレイ。
- 19. 光透過性材料が、液晶を具備する関求の範囲13に記載のパネルティスプレイ。
- 20. 光透過性材料が、発光性材料を具備する糖水の範囲13に記載 のパネルディスプレイ。
  - 21. 発光性材料が、エレクトロルミネセント材料を具備する論求の 範囲 20に記載のパネルディスプレイ。
  - 22. トランジスタが、約5000Hzなしに約10、000Hzの 助起周波数において動作する鎖攻の範囲20に記載のパネルディスプレ イ。
  - 23. 駆動回路が、本質的単結晶材料の商業において形成され、駆動回路が、関連トランジスタを作動させることにより、各ピクセルを選択的に作動させることができる如くトランジスタに電気的に連結され、各作助されたトランジスタに電気的に連結された関連ピクセル電極が、光透過性材料に電界を生成させる関東の範囲14に配載のパネルディスプレイ。

- 7. 転移設階が、さらに、回路パネルを光透過性基板に貼合せること を含む関攻の範囲4に記載の方法。
- 8、光透過性材料が、液晶を具備する精液の範囲1に記載の方法。
- 9、光透過性材料が、発光性材料である請求の範囲1に記載の方法。
- 10. 発光性材料が、エレクトロルミネセントである頭求の範囲に記載の方法。
- 11. 位置付け設階が、各ピクセルにおいて発生された電界が、光通 適性電話とピクセル電話の間にある如く、光透適性材料上の光透過性電 毎配列を位置付けることを含む請求の範囲1に記載の方法。
- 12. 本質的単結晶半導体材料が、光透過性基板の海曲面に転移される 数域の範囲 4 に記載の方法。
- 13. 支持基板と、

芸板に固定され、トランジスタの固定配列とピクセル電極の配列を具備し、各電極が少なくとも一つのトランジスタに電気的に連結され、トランジスタが、絶縁層における本質的単結晶半導体材料の層において又は上にトランジスタの固定配列として形成されている回路パネルと、各ピクセルによって発生され、光透過性材料に印加された電界又は信号が光透過性材料の光学特性を変更する如く、絶縁層上に電極に隣接して位置付けられた光透過性材料と、

ピクセルを作動させるように回路パネルに電気的に連結された駆動回路 とを具備することを特徴とするパネルディスプレイ。

- 14. トランジスク配列とピクセル電径配列が、本質的単結晶半導体 材料の階級層において又は上に形成される請求の範囲13に記載のパネ ルディスプレイ。
- 24. 発光性材料が、複数の領域を具備し、各領域が、異なる色において発光する線束の範囲 20 に記載のパネルディスプレイ。

			10 四 金		PCT/US 91/09770
المساء	CATRON OF BUILD	CT WATER #	-	prints apply industrially	
	S Q02F7/13	6; . HOS	833/12		
C. PREUM 1	HOED				
			سعة سينينه		
-	-			شنيرة بسنيسة	
Int.Cl. 5		COZF ;	H01L ;	ROSØ	
		a to be morned.			
	- C		-		Deliveral to Chair Start
<b>1</b>	vel. 12	ABSTRACTS OF . so. 276 (P- 5) OSS 529 (	737130 Jel	y 1988	1,3,4,8
١	100 ADS	tract		Mrch 1986	6.7,10. 21,22
	vol. 13	ABSTRACTS OF JAPAN ac. 228 (P-677)25 Nay 1989 1 018 727 ( KEC ) 8 February 1989			10-13, 15, 16
1	500 0D1	LPECS	_		27-30, 33,35
٠	Cited in see abs	183 561 (GKIT n the applica tract	TER) 28 No Lien	venber 1989	6,7
1			_	·	
					harmonia May too
		72	***	عيسم لا السائدة الأوار	
The state of the s					
-=				~ <del></del>	
N. CONTRA				·····	<del></del>
-	ر د میشون پ	-			

	74 electrical (second electrical parties)	
	DALLY CONSTRUCTION 6.0 ST DECTANAL NONLINEAR SATISFACE AND PRESENT	
·	Control of Section 100 teleplan 100; 100,000, of \$10,000, page	Manual in Clair in
- 1		1
۱ ۲	US.A.4 266 223 (FRAME) 6 May 1981	17, 18,
- !		21.22.
}		27-30, 33,35
1	see column 1, line 55 - column 2, line 17;	1
- 1	figures 1,2	i
A	US,A,4 727 947 (802LER) 23 February 1988	1,2
	cited in the application see column 16, line 6 - line 40; figure 25	
	<del>_</del>	Į.
١ ١	EP,A,O 151 SGB (THE SECRETARY OF STATE) 14 August 1985	1
	500 page 15 - page 17	1
	, , , , ,	1
- 1		1
- 1		
		i
- 1		ł
		1
		1
ı i		1
		- I
- [		
- 1		1
- 1		i
İ		1
- 1		1
- 1		
- 1		
		I
- 1		I
- 1		- 1
- 1		1
- 1		1
1		ı

国数肾囊報告

US 9109770 SA 55540

This recent files the period hardy quantities relating to the proper december should be the advancementation forwards report. The completes are no continued to the European Period Chile of the coll.

The European Schward Chile is the survey table for these period visited was accordy given for the purpose of information, 10/04/92.

# フロントページの続き

(72)発明者 マツクレランド、ロバート

アメリカ合衆国マサチユセツツ州02061ノ

ーウエル・パークヒルドライプ50

(72)発明者 ジヤコブセン, ジエフリー

アメリカ合衆国カリフオルニア州95023ホ

リスター・テピストレイル501

(72)発明者 デイングル, ブレンダ

アメリカ合衆国マサチユセツツ州02766ノ

ートン・モーガンレイン5

(72)発明者 スピツツアー, マーク

アメリカ合衆国マサチユセツツ州02067シ ヤロン・ミンクトラツプロード2

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
	☐ BLACK BORDERS			
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES			
	☐ FADED TEXT OR DRAWING			
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING			
	☐ SKEWED/SLANTED IMAGES			
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS			
	☐ GRAY SCALE DOCUMENTS			
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT			
	REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY			

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.